วารสารราชบัณฑิตยสถาน
ปีที่ ๓๗ ฉบับที่ ๑ ม.ค.-มี.ค. ๒๕๕๕

พัฒนาการของวงจรสายพานกระแสที่ใช้ดิฟแอมป์เป็นฐาน

วัลลภ สุระกำพลธร
สาขาวิชาอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ฯ
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ถนนฉลองกรุง แขวงลาดกระบัง เขตลาดกระบัง กรุงเทพฯ ๑๐๕๒๐
Email:kswanlop@kmitl.ac.th

บทคัดย่อ

บทความนี้ทบทวนพัฒนาการการออกแบบวงจรสายพานกระแสรุ่นที่ ๒ แบบใช้วงจรขยายผลต่าง (differential amplifier) หรือ ดิฟแอมป์ เป็นหลักในการออกแบบ จากวงจรสายพานกระแสของวงจร Surakampontorn[13] ได้แจกแจงการประยุกต์ใช้โดยดัดแปลงต่อยอดให้มีจุดสัญญาณออกแบบคู่และแบบหลายจุด รวมถึงดัดแปลงพัฒนาให้เป็นวงจรแบบใหม่ที่มีสมบัติดีขึ้น บทความยังได้กล่าวถึงวงจร CCII ที่ใช้เทคนิคการป้อนกลับเพื่อลดค่าความต้านทานจุดสัญญาณเข้าที่พอร์ต X รวมถึงการปรับปรุงให้วงจรมีช่วงความถี่ปฏิบัติงานสูงขึ้นด้วย บทความยังได้นำตารางที่เปรียบเทียบสมบัติของวงจรสายพานกระแสที่ศึกษาโดย Hassanenin[7] เพื่อให้เข้าใจถึงหลักการพัฒนาสมบัติของวงจร นอกจากนี้บทความยังได้กล่าวถึงการขยายนิยามเป็นวงจรสายพานกระแสเคมีไว้ด้วย

คำสำคัญ : การออกแบบวงจรรวมแอนะล็อกซีมอส, วงจรสายพานกระแสรุ่นที่สอง

ในวิธีการประมวลผลสัญญาณแบบเดิมนั้น สัญญาณทางธรรมชาติทั้งหลายจะถูกแปลงโดยอุปกรณ์ที่เรียกว่า ตัวรับรู้ (sensor) ให้เป็นสัญญาณแรงดันไฟฟ้า (voltage signal) แล้วจึงผ่านการประมวลผล เช่น ขยายขนาดสัญญาณให้ใหญ่ขึ้น ลดทอนสัญญาณรบกวน ดำเนินกระบวนการทางคณิตศาสตร์แก่สัญญาณ หรือปรับแต่งเป็นรูปแบบต่าง ๆ ซึ่งเป็นกระบวนการประมวลผลผ่านสัญญาณแรงดันไฟฟ้า เรียกรวม ๆ กันว่า การประมวลผลสัญญาณโหมดแรงดัน (voltage mode signal processing) การประมวลผลสัญญาณแบบนี้เหมาะกับวงจรอิเล็กทรอนิกส์ที่ใช้แหล่งจ่ายกำลัง (power supply) ค่าสูง เช่น มากกว่า ๕ โวลต์ขึ้นไป เพื่อให้สัญญาณส่ายค่า (swing) ไปได้มากและมีขนาดใหญ่ได้ แต่ด้วยพัฒนาการของการออกแบบวงจรรวม (integrated circuit) ที่ทำให้ระบบวงจรอิเล็กทรอนิกส์ในปัจจุบันมีขนาดเล็กลงไปมาก โดยเฉพาะระบบวงจรที่ใช้ในอุปกรณ์พกพา (portable) ทั้งหลาย อุปกรณ์เหล่านี้มักใช้แหล่งจ่ายกำลังต่ำ ใช้กำลัง

The Journal of the Royal Institute of Thailand
Vol. 37 No. 1 Jan.-Mar. 2012

ไฟฟ้าน้อย และใช้แบตเตอรี่ขนาดเล็ก เช่น แบตเตอรี่ขนาด +๑.๕ โวลต์ ในอุปกรณ์เช่นนี้เนื่องจากการประมวลผลสัญญาณในโหมดแรงดันไม่เหมาะสมอีกต่อไป วงจรทางอิเล็กทรอนิกส์จึงต้องไปประมวลผลผ่านสัญญาณกระแสแทน และเรียกว่า การประมวลสัญญาณโหมดกระแส (current mode processing)[1] ด้วยเหตุผลดังกล่าวจึงจำเป็นต้องมีการวิจัยพัฒนาอุปกรณ์วงจรพื้นฐานหลัก (circuit building block) ที่เหมาะกับการนำไปออกแบบและเหมาะสำหรับการประมวลผลสัญญาณโหมดกระแส ซึ่งก็ได้มีการพัฒนาขึ้นมาหลายวงจรด้วยกัน

อุปกรณ์วงจรพื้นฐานหลักสำหรับการประมวลผลสัญญาณโหมดกระแสแบบหนึ่งมีชื่อเรียกว่า วงจรสายพานกระแส (current conveyor หรือ CC) ซึ่งเสนอโดย K.C. Smith และ A. Sedra เมื่อ ค.ศ. ๑๙๖๘ ในครั้งแรกนักวิจัยทั้งสองนี้ได้นำเสนอหลักการของวงจรสายพานกระแสรุ่นที่หนึ่ง หรือ CCI (first generation current conveyor)[๒] แต่ CCI มีข้อจำกัด และเพื่อให้มีความหลากหลายในการออกแบบและการประยุกต์มากยิ่งขึ้น จึงพัฒนาเป็นวงจรสายพานกระแสรุ่นที่สอง หรือ CCII (second generation current conveyor) เมื่อ ค.ศ. ๑๙๗๐[๓] หลังจากนั้นได้มีนักวิจัยขยายแนวคิด ต่อยอดนำเสนอการประยุกต์ รวมถึงการนำเสนอวิธีการสร้างเป็นวงจรรวมอย่างมากมาย ซึ่งผู้ที่สนใจสามารถศึกษารายละเอียดเพิ่มจากบทความที่รวบรวมผลงานเหล่านี้จากเอกสารอ้างอิง[๔]-[๙] ได้ และต่อมาใน ค.ศ. ๒๐๐๐ ก็มีการขยายแนวคิดเพิ่มเติม โดยการเสนอแนวคิดวงจรสายพานกระแสรุ่นที่สาม CCIII (third generation current conveyor)[๑๐, ๑๑] ทำให้วงจรสายพานกระแสมีการประยุกต์ได้หลากหลายมากยิ่งขึ้น อย่างไรก็ตาม ด้วยเนื้อที่ที่จำกัดในบทความวิชาการนี้ ผู้ประพันธ์จะขอกล่าวถึงเฉพาะพัฒนาการของวงจรสายพานกระแสรุ่นที่ ๒ CCII ที่ออกแบบสร้างโดยใช้วงจรขยายผลต่างสัญญาณ หรือ ดิฟแอมป์เป็นองค์ประกอบวงจรพื้นฐาน (basic circuit element) ทั้งนี้เนื่องจากเป็นส่วนที่ผู้ประพันธ์มีส่วนร่วมในการวิจัยและพัฒนาอยู่ด้วยพอสมควร และจะเน้นเฉพาะพัฒนาการของการออกแบบเป็นวงจรรวมที่เป็นแบบเทคโนโลยีมอส (MOS หรือ metal oxide semiconductor) ซึ่งเป็นเทคโนโลยีที่เหมาะกับการสร้างได้ทั้งวงจรแอนะล็อกและวงจรดิจิทัล

๒. วงจรสายพานกระแสรุ่นที่ ๒ และตัวอย่างการประยุกต์



รูปที่ ๑ แผนภาพบล็อกของวงจรสายพานกระแสรุ่นที่สอง

วงจรสายพานกระแสรุ่นที่ ๒ เป็นวงจรแบบ ๓ พอร์ต มีพอร์ตสัญญาณเข้า ๒ พอร์ต (พอร์ต X และ Y) และพอร์ตสัญญาณออก ๑ พอร์ต (พอร์ต Z) ตามแผนภาพบล็อกรูปที่ ๑ และนิยมอธิบายความสัมพันธ์ของแรงดันและกระแส ของพอร์ตทั้งสามด้วย พารามิเตอร์แบบไฮบริด (hybrid parameter) คือ

$$\begin{bmatrix} i_Y \\ V_X \\ i_Z \end{bmatrix} = \begin{bmatrix} h11 & h12 & h13 \\ h21 & h22 & h23 \\ h31 & h32 & h33 \end{bmatrix} \begin{bmatrix} V_Y \\ i_X \\ V_Z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_Y \\ i_X \\ V_Z \end{bmatrix} \quad (๑)$$

ความสัมพันธ์ระหว่างแรงดันกับกระแสของทั้ง ๓ พอร์ตเขียนได้เป็น

$$i_y = 0 \quad ; \quad V_x = V_y \qquad \text{และ} \qquad i_z = \pm i_x$$

สมการ (๑) และ (๒) แสดงให้เห็นว่า สมบัติของวงจรสายพานกระแสรุ่นที่สองมีนัยสำคัญโดยเฉพาะการนำแนวคิดนี้ไปออกแบบสร้างเป็นวงจร โดยสามารถแยกกล่าวถึงได้ดังนี้ คือ

(ก) ความสัมพันธ์ระหว่างพอร์ต X กับพอร์ต Y มีสมบัติเป็น วงจรตามแรงดันไฟฟ้า (voltage follower) หรือ บัฟเฟอร์แรงดันไฟฟ้า (voltage buffer) ที่ถ่ายโอนแรงดันจากพอร์ต X ไปยังพอร์ต Y โดยมีค่าขยายสัญญาณเป็น ๑ เท่า หรือ และอิมพีแดนซ์ (impedance) หรือความต้านทานจุดสัญญาณเข้าที่พอร์ต Y มีค่าสูงมาก ตามอุดมคติมีค่าเป็นอนันต์ นั่นคือทำให้ไม่มีกระแสไหลเข้าพอร์ต Y หรือ iY = 0

(ข) มีการถ่ายโอนกระแสจากพอร์ต X ไปยังพอร์ต Z โดยที่มีค่าการขยายกระแสเป็น ๑ เท่า ทำให้ $i_X = i_Y$ หรือ เป็น วงจรตามกระแสไฟฟ้า (current follower) หรือ บัฟเฟอร์กระแสไฟฟ้า (current buffer) ส่วนเครื่องหมาย ± นั้น ถ้าเป็นเครื่องหมายบวก (+) แสดงว่ากระแส i_Z มีทิศทางการไหลเหมือนกับกระแส ix และ ถ้าเป็นเครื่องหมายลบ (-) แสดงว่ากระแส i_Z มีทิศทางการไหลกลับกับทิศทางของกระแส i_x และ

(ค) เนื่องจากพอร์ต X เป็นจุดกระแสสัญญาณเข้า อิมพีแดนซ์หรือความต้านทานจุดสัญญาณเข้าที่พอร์ต X หรือ r_X จึงต้องมีค่าน้อยมาก และพอร์ต Z เป็นจุดกระแสสัญญาณออก ดังนั้นอิมพีแดนซ์จุดสัญญาณออกที่พอร์ต Z หรือ r_Z จึงต้องมีค่าสูงมาก ตามอุดมคติมีค่าเป็นอนันต์



(ก) แหล่งกำเนิด VCVS



(ข) แหล่งกำเนิด VCCS



(ค) แหล่งกำเนิด CCCS





(ง) แหล่งกำเนิด CCVS

(จ) วงจรขยายสัญญาณแรงดัน



(ฉ) วงจรขยายสัญญาณกระแส



(ช) อินทิเกรเตอร์กระแส



(ซ) ดิฟเฟอเรนชิเอเตอร์แรงดัน

รูปที่ ๒ แสดงตัวอย่างการประยุกต์เป็นวงจรแหล่งกำเนิดและวงจรคำนวณเบื้องต้น

รูปที่ ๒ แสดงถึงการประยุกต์เบื้องต้นของวงจร CCII โดยใน ๔ วงจรแรกนั้นเป็นการนำเอาวงจร CCII ไปประยุกต์สร้างเป็น แหล่งกำเนิดตาม (dependent source) ที่ขึ้นอยู่กับหลักการของโครงข่ายวงจรแอกทีฟ (active network) มีได้อยู่ ๔ รูปแบบด้วยกัน[๑๒] คือ รูป ๒ (ก) แหล่งกำเนิดแรงดันไฟฟ้าควบคุมด้วยแรงดันไฟฟ้า (voltage controlled voltage source หรือ VCVS) รูป ๒ (ข) แหล่งกำเนิดกระแสไฟฟ้าควบคุมด้วยแรงดันไฟฟ้า (voltage controlled current source หรือ VCCS) รูป ๒ (ค) แหล่งกำเนิดกระแสไฟฟ้าควบคุมด้วยกระแสไฟฟ้า (current controlled voltage source หรือ CCCS) และ รูป ๒ (ง) แหล่งกำเนิดแรงดันไฟฟ้าควบคุมด้วยกระแสไฟฟ้า (current controlled voltage source หรือ CCVS) วงจรตามรูป ๒ (จ) และ รูป ๒ (ฉ) แสดงการนำ CCII ไปต่อเป็นวงจรขยายสัญญาณแรงดันไฟฟ้า (voltage amplifier) และ วงจรขยายสัญญาณกระแสไฟฟ้า (current amplifier) ตามลำดับ ส่วนอีก ๒ วงจรที่เหลือเป็นการนำ CCII ไปต่อเป็นวงจรคำนวณฟังก์ชันทางคณิตศาสตร์ โดยวงจรรูปที่ ๒ (ช) และรูป ๒ (ซ) เป็น วงจรดิฟเฟอเรนทิเอเตอร์กระแส (current differentiator) และวงจรอินทิเกรเตอร์กระแส (current integrator) ตามลำดับ การประยุกต์อื่น ๆ ผู้อ่านสามารถศึกษาหาความรู้เพิ่มเติมได้จากเอกสารอ้างอิง[๑]

เพื่อแสดงให้เห็นแนวทางการวิเคราะห์วงจร CCII จะขอยกตัวอย่างวงจรรูป ๒ (ง) ซึ่งเป็นแหล่งกำเนิดแรงดันไฟฟ้าควบคุมด้วยกระแสไฟฟ้า เนื่องจากพอร์ต Y ของ CCII1 ต่อลงกราวนด์ (ground) (หรือ$V_Y = 0$) ทำให้พอร์ต X มีศักย์เป็นค่าศูนย์ ($V_X = 0$) ด้วย กระแสสัญญาณเข้า I_{IN} ที่ป้อนเข้าที่พอร์ต X จะถูกถ่ายโอนไปยังพอร์ต Z ทำให้ $_{IZ} = I_{IN}$ และเกิดแรงดันตกคร่อมความต้านทาน R ซึ่งก็คือแรงดันที่ป้อนเข้าที่พอร์ต Y ของ CCII2 ซึ่งมีค่าเป็น $V_Y = I_{IN}$ X R และเนื่องจากแรงดันที่พอร์ต X จะเท่ากับแรงดันที่พอร์ต Y ดังนั้นศักย์สัญญาณออกแของวงจรจะมีค่าเป็น $V_{OUT} = V_X = I_{IN}$ X R และเนื่องจากอิมพีแดนซ์จุดสัญญาณเข้าที่พอร์ต X มีค่าต่ำ จึงทำให้จุดสัญญาณออกเป็นแหล่งกำเนิดแรงดันที่ดีด้วย ดังนั้น วงจรนี้มีสัญญาณออก V_{OUT} ที่แปรตามค่าสัญญาณเข้า I_{IN} หรือเป็นวงจร CCVS

๓. วงจรสายพานกระแสที่ออกแบบโดยใช้ดิฟแอมป์เป็นวงจรพื้นฐาน

เนื่องจากมีผลงานที่เกี่ยวข้องกับการออกแบบและพัฒนาวงจรสายพานกระแสจำนวนมาก ด้วยเนื้อที่ที่จำกัด ในบทความนี้ผู้นิพนธ์จะขอนำเสนอเฉพาะวงจรสายพานกระแสที่ออกแบบโดยใช้ดิฟแอมป์เป็นบัฟเฟอร์แรงดันไฟฟ้าเท่านั้น วงจรต่าง ๆ ที่จะกล่าวถึงต่อไปนี้มีสมมุติฐานว่า ทรานซิสเตอร์ทั้งหลายถูกไบแอสให้ทำงานในช่วงอิ่มตัว (saturation region) และให้วงจรจ่ายกระแสคงตัว จ่ายค่ากระแสดีซีคงตัวเป็นค่า IB โดยมีผลงานที่สำคัญที่จะนำมากล่าวถึงดังต่อไปนี้ คือ

๓.๑ วงจรสายพานกระแสแบบ Surakampontorn และคณะ[๑๓] และการต่อยอด

ผู้นิพนธ์และคณะได้นำหลักการออกแบบของวงจรแปลงแรงดันเป็นกระแสตามบทความอ้างอิง[๑๔] มาดัดแปลงเป็นวงจรสายพานกระแสรุ่นที่สอง ซึ่งเหมาะสมกับการสร้างเป็นวงจรรวมแบบซีมอส ใน ค.ศ. ๑๙๙๑ ซึ่งอาจกล่าวได้ว่า เป็นวงจร CCII ที่ออกแบบด้วยเทคโนโลยีแบบมอสที่นำเสนอเป็นรายแรก[๑๕] วงจรดังกล่าวได้แสดงไว้ในรูปที่ ๓ (ก) ซึ่งเป็นวงจรที่ใช้ทรานซิสเตอร์แบบช่องเอ็น (n channel) เป็นหลัก



(ก) วงจรสายพานกระแสแบบบวก[๑๓]



(ข) Dual Output CCII แบบใช้พีมอส[๒๓, ๒๔]



(ค) Dual Outputs CCII[๒๕, ๒๖]



(ง) Multiple Outputs CCII[๒๗-๒๙]

รูปที่ ๓ วงจรสายพานกระแสแบบ Surakampontorn และคณะ และการต่อยอด

การทำงานของวงจรอธิบายได้ดังนี้ ทรานซิสเตอร์ M1, M2 และแหล่งกำเนิดกระแส I_{B_1} (M8) ต่อเป็นวงจรดิฟแอมป์ เพื่อทำหน้าที่เป็นวงจรถ่ายโอนแรงดันที่พอร์ต X ให้เท่ากับค่าแรงดันที่พอร์ต Y โดยที่ M3 และ M4 ต่อกันเป็นวงจรสะท้อนกระแสเพื่อบังคับให้กระแสเดรนของ M1 และ M2 เท่ากัน ดังนั้นจึงทำให้ $V_{GS_1} = V_{GS_2}$ และเป็นผลทำให้ $V_X =_{VY}$ และ เนื่องจากจุดสัญญาณเข้าที่พอร์ต Y เป็นขาเกตของทรานซิสเตอร์ ทำให้ที่พอร์ตนี้กระแสไหลเข้า $i_Y = 0$ และมีความต้านทานจุดสัญญาณเข้าสูงมาก M5 ทำหน้าที่เป็นตัวถ่ายโอนกระแส ทำให้ค่ากระแสเดรนและกระแสซอร์สของ M5 เท่ากัน หรือ $I_{S_5} = I_{D_5}$ และเนื่องจาก M2, M4 และ M5 ต่อกันเป็นวงจรป้อนกลับเพื่อให้ความต้านทานจุดสัญญาณเข้าที่พอร์ต X มีค่าต่ำ หรือ เป็นจุดที่กระแสสัญญาณ i_X เข้าผ่านพอร์ต X ได้ดี ถ้าให้ g_{mi} และ g_{di} แทนค่าอัตราขยายความนำส่งผ่าน (transconductance gain) และค่าความนำเดรน (drain conductance) ของทรานซิสเตอร์ตัวที่ i ตามลำดับ r_X แทนความต้านทานจุดสัญญาณเข้าที่พอร์ต X และ r_Z แทนความต้านทานจุดสัญญาณออกที่พอร์ต Z จากผลการศึกษาในบทความ[๗] ได้สมบัติของวงจรดังนี้ $V_Y = 0.993V_X$, $i_Z = 1.0037i_X$ $r_x = 5.9\Omega$ และมีความกว้างแถบความถี่ (bandwidth) ประมาณ ๖๖ MHz ซึ่งถือได้ว่ามีคุณภาพดี และให้ผลใกล้เคียงกับสมบัติทางทฤษฎีตามสมการ (๒) พอสมควร ข้อเด่นของวงจรสายพานกระแสรูปที่ ๓ (ก)

คือ มีโครงสร้างวงจรไม่ซับซ้อน สามารถดัดแปลงประยุกต์ง่าย และมีประสิทธิภาพในการทำงานดี นักวิจัยจึงนำไปประยุกต์หรือต่อยอดได้หลากหลาย ซึ่งสามารถนำมากล่าวถึงอยู่ ๓ ลักษณะดังต่อไปนี้ คือ

๓.๑.๑ เป็นอุปกรณ์วงจรพื้นฐานหลัก มีผู้นำวงจรสายพานกระแสรูป ๓ (ก) ไปเป็นวงจรพื้นฐานหลักในการออกแบบสร้างวงจรอิเล็กทรอนิกส์ต่าง ๆ เช่น วงจรคูณความจุไฟฟ้า (capacitance multiplier)[๑๖] วงจร V-I scalar[๑๗] วงจรกรองไบควอดที่มีสภาพไวต่ำ และเลื่อนค่าความถี่ได้ด้วยวิธีอิเล็กทรอนิกส์[๑๘] และ นำไปประยุกต์เป็นวงจรตามกระแสไฟฟ้า (current follower) เพื่อออกแบบและสร้างเป็นวงจรกรองแอกทีฟที่ใช้วงจรตามกระแสไฟฟ้า[๑๙] Sedef และ Acar ได้นำเสนอเซลล์แบบใหม่ที่ออกแบบโดยใช้วงจร CCII เป็นวงจรพื้นฐาน และใช้ CCII ตามรูปที่ ๔ (ก) เพื่อทดสอบแนวคิด[๒๐] Filanovsky ได้นำเสนอหลักการของวงจรสายพานแรงดันไฟฟ้า (voltage conveyor) ที่ปรับปรุงมาจากวงจรสายพานกระแสไฟฟ้า โดยให้วงจรมีสัญญาณเข้าเป็นสัญญาณกระแส และสัญญาณออกเป็นสัญญาณแรงดัน[๒๑]

๓.๑.๒ ต่อยอดให้มีพอร์ตสัญญาณออกหลายพอร์ต กรณีนี้เป็นการดัดแปลงเพิ่มเติมวงจรรูปที่ ๓ (ก) เพื่อให้เหมาะกับการประยุกต์ในงานนั้น ๆ ดังนี้

ก). ปรับเปลี่ยนโดยใช้ทรานซิสเตอร์แบบช่องพี (p channel) และดัดแปลงเพิ่มเติมให้มีสัญญาณออกหลายพอร์ตดังวงจรที่แสดงไว้รูป ๓ (ข) และนำไปใช้สร้างและทดสอบ[๒๒] สมบัติของวงจรกรองทุกผลตอบสนองแบบโหมดกระแส ที่สร้างจากวงจรสายพานกระแสไฟฟ้า สร้างเป็นวงจรเลียนแบบตัวเหนี่ยวนำ[๒๓] สร้างเป็นวงจรการควบคุมแบบ PID และ สร้างเป็นวงจรขยายเครื่องมือวัด[๒๔] เป็นต้น

ข). ดัดแปลงให้เป็นวงจรสายพานกระแสที่มีจุดสัญญาณออกคู่ (dual outputs CCII หรือ DO-CCII) หรือให้มีกระแส i_Z ๒ กระแส คือ กระแส i_Z+ และ i_Z- ดังวงจรตามรูปที่ ๓ (ค) เพื่อออกแบบวงจรกรองผลตอบสนองหลายแบบโหมดกระแส ที่มีจุดสัญญาณเข้า ๕ จุด และจุดสัญญาณออก ๒ จุด[๒๕, ๒๖] การสังเคราะห์สร้างฟังก์ชันความนำเชิงซ้อนอันดับสูง[๒๗] ดัดแปลงให้มีจุดสัญญาณหลายจุด (multiple outputs CCII หรือ MO-CCII) ทั้งกระแสบวกและกระแสลบ เพื่อสร้างวงจรกรองโหมดกระแสผลตอบสนองทุกแบบที่มีจุดสัญญาณเข้าหลายจุด และมีจุดสัญญาณออก ๑ จุด ดังวงจรตามรูป ๓ (ง)[๒๘, ๒๙] โดยการดัดแปลงให้เป็น CCII มีจุดสัญญาณออกแบบคู่หรือแบบหลายจุด เพื่อทำให้การออกแบบง่าย และวงจรใช้จำนวนสายพานกระแสน้อย

ค). นอกจากนี้ โดยอาศัยการหลักการแปลงด้วยตัว Nullator และ Norator ได้มีการนำส่วนของวงจรสายพานกระแสรูปที่ ๓ (ก) ไปดัดแปลงสร้างเป็น วงจร FTFN (four terminal floating

nullor)[๓๐] ซึ่งเป็นอุปกรณ์วงจรพื้นฐานหลัก ที่ใช้ในการออกแบบวงจรแอนะล็อกโหมดกระแส และการดัดแปลงวงจรสายพานกระแสที่ใช้เฉพาะทรานซิสเตอร์แบบ NMOS เท่านั้น[๓๑]

๓.๑.๓ ดัดแปลงเพื่อพัฒนาเป็นวงจร CCII แบบใหม่ Surakampontorn และคณะ ได้นำเสนอวงจรสายพานกระแสอีกแบบหนึ่ง ที่มีโครงสร้างง่ายและออกแบบโดยใช้วงจรสะท้อนกระแสเป็นหลักดังได้แสดงไว้ในรูปที่ ๔ (ก)[๓๒] ใน ค.ศ. ๑๙๙๒ Laopoulos และคณะ ได้เสนอการปรับปรุงวงจรรูป ๓ (ก) เพื่อให้มีค่าอัตราขยายวง (loop gain) สูงขึ้น เพื่อลดค่า r_X วงจรสายพานกระแสตามรูปที่ ๔ (ข) นี้ M7 และ M8 เป็นวงจรจ่ายกระแสคงตัว $3I_B$ และ I_B ตามลำดับ ดิฟแอมป์ที่ประกอบจาก M1 ถึง M4 เพื่อทำให้ $V_Y = V_X$ โดยที่ M5 ถูกต่อแบบคอมมอนซอร์ส (common source) ทำให้ $I_{D_5} = I_{D_6}$ เพื่อลดผลของออฟเซต (offset) M6 และวงจรสะท้อนกระแส M12 - M13 ทำหน้าที่ป้อนกลับเพื่อให้พอร์ต X มีความต้านทานต่ำ เนื่องจาก M9 ถึง M11 ต่อกันเป็นวงจรสะท้อนกระแส และเมื่อร่วมกับ M15 ทำให้มีการถ่ายโอนกระแสจากพอร์ต X ไปยังพอร์ต Z ได้ดี ต่อมา Emami และคณะ ได้ปรับปรุงต่อไปโดยนำเสนอวิธีการป้อนกลับแบบใหม่ เพื่อลดค่า r_X ในขณะเดียวกันได้วงจรสายพานกระแส ที่มีช่วงความถี่ปฏิบัติงานกว้างด้วย[๓๓] (ไม่ได้แสดงวงจรไว้)



(ก) วงจร CCII แบบใช้วงจรสะท้อนกระแส[๓๒]



(ข) CCII ของ Laopoulos และคณะ[๓๓]



(ค) วงจร CCII ของ Ryszard Wojtyna[๓๔]



(ง) วงจรของ Palmisano และ Palumbo[๓๕]



(จ) วงจรของ Elwan และ Soliman[๓๗]



(ฉ) วงจรของ Wessam Hassanein และคณะ[๓๙]

รูปที่ ๔ วงจรสายพานกระแสต่อยอดจากวงจรสายพานกระแสรูป 5(ก)

สำหรับวงจร CCII รูป ๔ (ค) Wojtyna ได้ปรับปรุงจากวงจรรูป ๓ (ก) โดยเพิ่มวงจรสะท้อนกระแสเข้าไป แต่สลับด้านเข้าที่ด้านบนของวงจรดิฟแอมป์ เพื่อให้กระแสที่ไหลผ่านทรานซิสเตอร์ ๒ ด้านของดิฟแอมป์เท่ากันมากขึ้น และพัฒนาให้วงจรทำงานโดยใช้แรงดันไฟฟ้าจ่ายต่ำ ± ๓ โวลต์ได้[๓๔] ใน ค.ศ. ๑๙๙๕ Palmisano และ Palumbo ได้เสนอ วงจร CCII รูปที่ ๔ (ง)[๓๕] วงจรนี้ (M3 และ M7) และ M5 ทำหน้าที่เป็นวงจรจ่ายกระแสคงตัวเพื่อจ่ายกระแส I_B และ $2I_B$ ตามลำดับ โดยออกแบบให้ด้าน M1 ของดิฟแอมป์ถูกป้อนด้วยกระแสคงตัว I_B จาก M3 ส่วนอีกด้านมีวงจรคอมมอนซอร์ส M4 ป้อนกลับมายัง M2 ที่มีการป้อนกลับแบบรอบตัว ผลนี้ทำให้กระแสไหลผ่าน M1 และ M2 หรือ $I_{D_1} = I_{D_2}$ เท่ากัน ทำให้ $V_X = V_Y$ และเนื่องจาก M4 และ M6 ซึ่งต่อเป็นแบบคอมมอนซอร์สมีความเทียบเคียงกัน เพื่อทำให้กระแสที่พอร์ต X ถูกส่งผ่านไปยังพอร์ต Z เป็น $i_Z = i_X$ มีข้อสังเกตว่า วงจรนี้ใช้จำนวนทรานซิสเตอร์น้อยกว่าวงจรที่ผ่านมา ต่อมา W. Chiu และคณะได้พัฒนาเป็นวงจรสายพานกระแสไฟฟ้าแบบผลต่างแรงดันไฟฟ้า DDCCII (differential difference current conveyor) โดยนำโครงสร้างวงจรสายพานกระแสรูปที่ ๓ (ก) ไปพัฒนาต่อยอด[๓๖]

CCII รูปที่ ๓ (ก) เป็นวงจรแบบคลาสเอ (class A) ที่ใช้การถ่ายโอนกระแสโดยใช้วงจรตามซอร์ส (source follower) (M5) ทำให้มีข้อจำกัด คือ วงจรไม่สามารถทำงานในช่วงกว้างจากค่าแรงดันถึงแรงดัน (rail-to-rail) ได้ Elwan และ Soliman จึงได้พัฒนาวงจรเป็นแบบคลาสเอ และ แบบคลาสเอบี (Class AB) [๓๗] โดยตามรูปวงจรที่ ๔ (จ) ในส่วนวงจรตามแรงดัน ใช้วงจรดิฟแอมป์แบบใช้ NMOS (M1 และ M2) และ แบบใช้ PMOS (M10 และ M11) ต่อขนานคร่อมกัน ทำให้วงจรสามารถใช้กับแหล่งจ่ายแรงดันบวกขนาด ๑.๕ โวลต์อย่างเดียวได้ ในวงจรนี้ M5 เป็นทรานซิสเตอร์แบบพีมอส (PMOS) และต่อเป็นแบบคอมมอนซอร์ส เพื่อให้มีการป้อนกลับเข้าที่พอร์ต X ด้วยค่าขยายวงที่สูง เป็นผลให้แรงดัน $V_{GS_1} = V_{GS_2}$ และเป็นผลให้ $V_X = V_Y$ เท่ากัน และในขณะเดียวกันผลการป้อนกลับทำให้ความต้านทานจุดสัญญาณเข้าที่พอร์ต X มีค่าน้อยด้วย พีมอส M6 ต่อเป็นแบบคอมมอนซอร์สเช่นกัน เพื่อสะท้อนกระแส i_X ไปยังพอร์ต Z เนื่องจาก M5 และ M6 เข้าชุดกัน จึงทำให้ $i_Z = i_X$ นอกจากวงจรสายพายกระแสที่กล่าวถึงแล้ว ยังมีการต่อยอดนำเสนอวิธีการแก้ออฟเซตโดย Awad และ Soliman แต่วงจรมีความซับซ้อนจึงไม่ได้นำมากล่าวถึงในที่นี้[๓๘]

Hassanein และคณะ นำเสนอหลักการปรับปรุงวงจรรูป ๓ (ก) โดยให้มีการป้อนกลับในทั้ง ๒ ด้านของดิฟแอมป์ ด้านหนึ่งป้อนกลับเพื่อทำให้ rX มีค่าต่ำ ในอีกด้านของดิฟแอมป์ป้อนกลับเพื่อรักษาให้ กระแสไหลผ่านทรานซิสเตอร์ของดิฟแอมป์ด้านนั้นมีค่าประมาณคงตัว วงจรได้แสดงไว้ในรูปที่ ๔ (ฉ) ผู้นิพนธ์ได้ศึกษาเปรียบเทียบสมบัติของวงจรใหม่กับวงจรรูป ๓ (ก) ไว้ด้วย[๓๙] Emami และคณะ นำเสนอวิธีการป้อนกลับแบบใหม่เพื่อลดความต้านทานจุดสัญญาณเข้าที่พอร์ต X ขณะเดียวกันวงจรมีความถ่วงแบบความถี่กว้างด้วยไว้ในบทความ[๔๐] แต่มีวงจรซับซ้อนมากจึงไม่ได้นำวงจรมาแสดงไว้ ต่อมา Arcamoni และคณะ ได้แสดงการปรับปรุงภาคสัญญาณเข้าเพื่อให้เหมาะที่จะใช้กับ NEMS Resonator[๔๑]

๓.๒ วงจรสายพานกระแสที่ใช้ดิฟแอมป์เป็นวงจรพื้นฐานแบบอื่น

รูปที่ ๕ (ก) เป็นวงจรสายพานกระแสที่พัฒนาโดย Liu และคณะ[๔๒] เห็นได้ว่าใช้วงจรตามแรงดันด้วยดิฟแอมป์ (M1,M2 และ M7) โดยมีวงจรสะท้อนกระแส (M3 และ M4) บังคับให้กระแสในทั้ง ๒ ด้านของดิฟแอมป์เท่ากันเหมือนหลักการของวงจรรูปที่ ๓ (ก) แต่ที่พอร์ต X เพื่อลดผลของออฟเซตจึงได้ออกแบบให้ $I_{D_4} = I_{D_5}$ โดยใช้ M5 เป็นทรานซิสเตอร์แบบพีมอส (PMOS) และต่อเป็นแบบคอมมอนซอร์ส เป็นผลให้แรงดัน $V_{GS_1} = V_{GS_2}$ และทำให้ $V_X = V_Y$ เท่ากันมากขึ้น และการป้อนกลับเข้าที่พอร์ต X ด้วยค่าอัตราขยายวงที่สูง ทำให้ r_X มีค่าน้อยด้วย ทรานซิสเตอร์แบบพีมอส M6 ต่อเป็นแบบคอมมอนซอร์สเช่นกัน เพื่อส่งผ่านกระแส i_X ไปยังพอร์ต Z เนื่องจาก M5 และ M6 เข้าชุด (matched) กัน จึงทำให้ $i_Z = i_X$ อย่างไรก็ตาม วงจรนี้มีข้อด้อย คือ วงจรจะมีค่าออฟเซตต่ำเฉพาะกรณี i_X น้อย ถ้าหาก i_X มีค่ามาก $I_{D_4} \neq I_{D_5}$ ออฟเซตจะมีค่าสูงตามมาด้วย



(ก) วงจรสายพานกระแสของ Liu และคณะ[๔๒]



(ข) วงจรสายพานกระแส Ismail และ Soliman[๔๓]



(ค) วงจรสายพานกระแสของ Yodprasit[๔๔]



(ง) วงจรสายพานกระแส Hassan และ Soliman[๔๕]

รูปที่ ๕ วงจรสายพานกระแสอื่นๆ

วงจร CCII รูปที่ ๕ (ข) พัฒนาโดย Ismail และ Soliman[๔๓] ออกแบบโดยใช้ดิฟแอมป์ ๒ วงจร โดยที่ M3 ถึง M6 ต่อกันเป็นวงจรสะท้อนกระแสแบบ improved Wilson เพื่อบังคับให้กระแสไหลผ่าน M3 และ M4 เท่ากัน ทำให้แรงดันที่พอร์ต Y ถูกส่งผ่านไปยังพอร์ต X มีค่าผิดพลาดต่ำ หรี $V_X = V_Y$ ผลการป้อนกลับผ่าน M7 และ M2 ทำให้ r_X มีค่าต่ำ เนื่องจาก M9, M10 และ M11 เข้าชุดกัน แต่กระแสดีซีไหลผ่าน M2 เป็นครึ่งหนึ่งของกระแสดีซีไหลผ่าน M7 และ M11 ดังนั้น เพื่อส่งผ่านกระแส i_X ไปยังพอร์ต Z วงจรนี้ขนาดของ M8 จึงเป็น - เท่าของ M7

วงจร CCII รูป ๕ (ค) พัฒนาโดย Yodprasit[๔๔] ในวงจรนี้ M3, M4, M9, M10 และ M11 ทำหน้าที่เป็นวงจรจ่ายกระแสคงตัว วงจรของนี้ต้องการออกแบบให้มีจุดสัญญาณเข้าที่พอร์ต X มีค่า r_X ต่ำมาก จึงเลือกใช้วิธีการป้อนกลับคู่มายังพอร์ต X โดยใช้ M5 และ M6 ทำหน้าที่ป้อนกลับ ขณะเดียวกันบังคับแรงดันที่ขาเดรนของ M1 และ M2 ให้เท่ากันมากขึ้น และทำให้กระแส $I_{D_5} = I_{D_6}$ โดยวงจรสะท้อน

The Journal of the Royal Institute of Thailand
Vol. 37 No. 1 Jan.-Mar. 2012

กระแส (M12-M13) เป็นผลให้ลดผลของออฟเซตได้มาก ทำให้ $V_X = V_Y$ การถ่ายโอนกระแสจากพอร์ต X ไปยังพอร์ต Z โดยวงจรสะท้อนกระแส M12-M15 ใช้หลักการเดียวกับวงจรรูปที่ 5 (ข) และข้อเด่นก็คือวงจรนี้ผลของออฟเซตไม่เปลี่ยนไปตามกระแสสัญญาณ i_X ซึ่งดีกว่าวงจรของ Liu และคณะ แต่ CCII ตามรูป ๕ (ค) มีข้อด้อย คือ สัญญาณแรงดันที่พอร์ต X ควรมีค่าน้อย เนื่องจากถ้ามีค่าสูง อาจทำให้ M5 และ M6 ไม่อยู่ในช่วงอิ่มตัวได้ อีกประการหนึ่ง การที่ให้มีกระบวนเคลื่อนตามกันของแรงดันและกระแสและมีการป้อนกลับมาก ทำให้ความถ่วงแถบความถี่ของวงจรแคบ และวงจรซับซ้อนมากขึ้น ซึ่งต่อมา Hassan และ Soliman ได้พัฒนาต่อยอดจากวงจรรูป ๕ (ค) โดยเพิ่มให้มีวงจรตามซอร์ส M1 และ M2 ก่อนเข้าดิฟแอมป์ที่ภาคสัญญาณเข้า ทำให้ความถ่วงแถบความถี่กว้างขึ้น ดังวงจรรูปที่ ๕ (ง)[๔๕]

๓.๓ เปรียบเทียบคุณสมบัติของวงจรสายพานกระแส CCII

Hassanein และคณะ ได้ศึกษาสมบัติของวงจรสายพานกระแสหลักบางวงจรในรูปที่ ๓ ถึงรูปที่ ๕[๗] เพื่อเป็นประโยชน์แก่นักวิจัย ผู้นิพนธ์จึงได้คัดลอกมาแสดงไว้ในตารางที่ ๑ รายละเอียดสามารถหาอ่านได้จากเอกสารอ้างอิงดังกล่าวได้ จากการเปรียบเทียบเห็นได้ว่า CCII รูป ๓ (ก) มีข้อด้อยที่ค่าออฟเซตสูง แต่สมบัติอื่นมีค่าปานกลาง และวงจรมีความซับซ้อนน้อย สมบัติของวงจรรูป ๔ (จ) น่าจะดีที่สุด ยกเว้นในเรื่องของความต้านทาน rX ที่มีค่ามากกว่าวงจรรูปที่ ๓ (ก) และวงจรมีความซับซ้อนกว่ามาก วงจรรูปที่ ๕ (ค) และ ๕ (ง) มีข้อดีด้านออฟเซตต่ำและค่า r_X ต่ำ แต่ผลตอบสนองความถี่มีค่าต่ำกว่าวงจรอื่นมาก รวมถึงวงจรซับซ้อนมากกว่าด้วย วงจรรูปที่ ๕ (ก) และ ๔ (ง) ให้ค่าออฟเซตต่ำมีช่วงกว้างความถี่ปฏิบัติงานสูง แต่ r_X มีค่าสูง ทำให้เมื่อนำไปประยุกต์มีค่าผิดพลาดสูงได้ วงจรรูป ๕ (ก) และ ๕ (ข) ดูจะมีสมบัติใกล้เคียงกัน แต่วงจรรูป ๕ (ข) ซับซ้อนกว่ามาก

ตารางที่ ๑ แสดงคุณสมบัติเปรียบเทียบของวงจรสายพานกระแส[๗]

พารามิเตอร์	หน่วย	CCII 3(ก)	CCII 5(ก)	CCII 4(ง)	CCII 5(ข)	CCII 5(ค)	CCII 4(ข)	CCII 4(จ)
Input Voltage range	V	- 0.73 to 0.2	- 0.5 to 0.8	- 0.3 to 0.7	- 0.4 to 0.9	- 0.5 to 0.2	- 0.5 to 0.7	-1.46 to 0.85
AV (Average Values)	-	0.99385	0.99998	1.00014	0.989	0.999998	0.99996	0.99995
Voltage offset variation	mV	- 4.52 to 2.27	-0.078 to - 0.056	- 0.642 to 0.506	- 4.77 to 12.34	- 0.0025 to - 0.00047	- 0.066 to - 0.007	- 0.771 to - 0.043
F3db of Voltage transfer gain		MHZ	776	1660	1800	589	7.5	2.7 1995
Input current range	μA	- 100 to 100	- 100 to 100	- 100 to 100	- 200 to 200	- 100 to 100	- 150 to 150	-100 to 100
AI (Average Values)	-	1.0037	0.99991	0.9946	1.0038	1.01034	0.99998	0.99995
Current offset variation	μA	- 1.04 to - 0.0006	- 0.0035 to 0.006	0.583 to 2.35	1.05 to 3.08	- 2.23 to - 0.044	- 0.001 to 0.0036	- 0.004 to 0.0058
F3db of current transfer gain		MHZ	66	95	94.5	66.8	6.6	23 115
rX	Ω	5.9	10.46	14.63	6.92	0.1	3.5	9.14

๔. การขยายนิยามของวงจรสายพานกระแส

๔.๑ วงจรสายพานกระแสปรับค่าด้วยวิธีอิเล็กทรอนิกส์

Surakampontorn และ Thitimajshima ได้ขยายนิยามให้วงจรสายพานกระแสมีสมบัติของการปรับค่าได้ทางอิเล็กทรอนิกส์ ซึ่งจะเป็นประโยชน์แก่การออกแบบระบบวงจรที่ต้องการควบคุมแบบอัตโนมัติได้ สมบัติของวงจรสายพานกระแสที่ปรับค่าด้วยวิธีอิเล็กทรอนิกส์ (Electronically Tunable Second Generation Current Conveyor หรือ ECCII) อธิบายได้ตามสมการ[๔๖]

$$\begin{bmatrix} i_Y \\ V_X \\ i_Z \end{bmatrix} = \begin{bmatrix} h11 & h12 & h13 \\ h21 & h22 & h23 \\ h31 & h32 & h33 \end{bmatrix} \begin{bmatrix} V_Y \\ i_X \\ V_Z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm A_0 & 0 \end{bmatrix} \begin{bmatrix} V_Y \\ i_X \\ V_Z \end{bmatrix} \qquad (๓)$$

หรือ

$$i_y = 0 \;; \qquad V_x = V_y \qquad \text{และ} \quad i_z = \pm A_O i_x \qquad (๔)$$

โดยที่สมการ (๓) มีพารามิเตอร์ $h_{32} = A_O$ จากสมการ (๔) จะเห็นว่าวงจรจะสามารถขยายสัญญาณกระแส i_z i i_x เป็น $\pm A_O$ เท่า จากนิยามข้างบนนี้ Surakampontorn และ Kumwachara ได้นำเอาวงจรสายพานกระแส CCII รูปที่ ๕ (ก) มาประกอบกับวงจรขยายสัญญาณกระแสขนาดเล็กที่ปรับค่าได้ด้วยวิธีอิเล็กทรอนิกส์แบบสร้างเป็นเทคโนโลยีซีมอสตามรูป ๖ (ข) ที่คิดค้นขึ้น เพื่อสร้างเป็นวงจร ECCII ตามวงจรรูปที่ ๖ (ก)[๔๗]



(ก) แผนภาพของวงจร ECCII



(ข) แผนภาพของวงจรขยายสัญญาณกระแส

รูปที่ ๖ วงจรสายพานกระแสแบบปรับค่าได้ด้วยวิธีอิเล็กทรอนิกส์[๔๗]

The Journal of the Royal Institute of Thailand
Vol. 37 No. 1 Jan.-Mar. 2012

หลักการของวงจรสายพานกระแส ECCII มีการวิจัยพัฒนาต่อยอด ดังเช่น Fabre และ Mimeche ได้พัฒนาเป็นวงจรที่ทำงานในคลาสเอบี (Class AB) แบบเทคโนโลยีไบโพลาร์[๔๘] ต่อมา Papazoglou และ Karybakas แสดงการนำ ECCII ไปใช้ในการออกแบบวงจรกรองโหมดกระแสที่สามารถปรับค่าได้ด้วยวิธีอิเล็กทรอนิกส์[๔๙] และยังได้นำวงจรรูปที่ ๖ (ก) เป็นวงจรพื้นฐานหลักในการทดสอบวงจรที่เป็นผลจากการแปลงจากวงจรกรองที่ใช้ออปแอมป์เป็นฐานมาเป็นวงจรที่ใช้วงจรสายพานกระแสเป็นฐาน[๔๘] Minaei และคณะ ได้นำเสนอวงจร ECCII ที่สร้างด้วยเทคโนโลยีซีมอสแบบใหม่ พร้อมทั้งนำเสนอการประยุกต์ใช้ในการออกแบบวงจรกรองโหมดกระแสไว้ด้วย[๕๑-๕๒] นอกจากนี้ ยังมีผลงานการออกแบบวงจร ECCII ซึ่งวงจรขยายกระแสออกแบบโดยอาศัยหลักการของวงจรทรานส์ลิเนียร์ (translinear)[๕๓] และวงจรที่ออกแบบสำหรับกับการสร้างเป็นเทคโนโลยีไบโพลาร์[๕๔] ด้วย

๔.๒ วงจรสายพานกระแสเคมี

ปัจจุบันมีความพยายามที่จะสร้าง ตัวรับรู้เชิงเคมี (chemical sensor) รวมเข้ากับวงจรรวม ซึ่งจะมีความเป็นไปได้ก็ต่อเมื่อ ตัวรับรู้เชิงเคมีนั้นต้องสร้างโดยใช้เทคโนโลยีเดียวกับของวงจรรวม เป็นที่ทราบกันว่า ISFET (ion-selective field effect transistor) เป็นอุปกรณ์ตัวรับรู้ชีวภาพ (biosensor) แบบสารกึ่งตัวนำที่ใช้ในการวัดระดับความเข้มข้นของไอออนในสารละลาย โดยเฉพาะการเป็นหัววัดค่า pH จึงเป็นอุปกรณ์ทางอิเล็กทรอนิกส์ที่มีประโยชน์สำหรับประยุกต์ในอุปกรณ์ชีวเวช โดยเฉพาะทางด้านการเกษตรและสิ่งแวดล้อม อุปกรณ์ ISFET คิดค้นโดย Bergveld ใน ค.ศ. ๑๙๗๐[๕๕] โดยพัฒนามาจากโครงสร้างของทรานซิสเตอร์แบบมอสเฟต MOSFET (metal oxide semiconductor field effect transistor) ด้วยการลอกชั้นฟิล์มของขั้วเกตโลหะออก ทำให้เมื่อสารละลายแต่ละชนิดที่มาสัมผัสกับขั้วเกต ความเข้มข้นของไอออนในสารละลาย จะทำให้เกิดเป็นศักย์ไฟฟ้าบริเวณรอยต่อระหว่างชั้นฉนวนกับสารละลายขึ้น ค่าศักย์ไฟฟ้านี้จะถูกนำไปแปรเป็นค่า pH ได้ อย่างไรก็ตาม อิเล็กโทรดที่ใช้ ISFET ยังมีการใช้งานที่ต้องเชื่อมต่อกับวงจรอิเล็กทรอนิกส์ที่ยุ่งยากและมีขนาดใหญ่

ใน ค.ศ. ๒๐๐๘ Pookaiyaudom และคณะ ได้นำเสนอหลักการของวงจรสายพานกระแสเคมี (chemical current conveyor หรือ CCCII) โดยการให้พอร์ต Y ของวงจรสายพานกระแสรูปที่ ๑ เป็นอุปกรณ์ตัวรับรู้ชีวภาพ ISFET โดยที่ได้ขยายนิยามสมบัติของ CCCII เป็นดังสมการ (๕) ในรูปที่ ๗ (ก) และมีแผนภาพบล็อกของวงจรตามรูปที่ ๗ (ข)[๕๖] การทำงาน คือ แรงดันของพอร์ต X ที่มีความต้านทานจุดสัญญาณเข้าต่ำ จะแปรตามแรงดันที่พอร์ต pH_Y ที่มีความต้านทานจุดสัญญาณออกสูง ส่วนกระแสที่พอร์ต X จะถูกถ่ายโอนไปยังพอร์ต Z ตัวรับรู้ชีวภาพเชิงวงจรรวมเช่นนี้ นอกจากให้ได้ค่าสัญญาณออกเป็นค่า pH ในรูปแบบของแรงดันหรือกระแสได้แล้ว ยังสามารถใช้เทคนิคทางวงจรคำนวณให้มี

สัญญาณออก เป็นค่าที่สัมพันธ์กับการอินทิกรัลเวลา (time integral) หรือ อนุพันธ์เวลา (time derivative) ของค่า pH ได้ เป็นต้น อย่างไรก็ตาม หัวข้อการวิจัยนี้ยังเป็นเรื่องใหม่ สามารถต่อยอดไปได้อีกมาก รวมถึงอุปกรณ์ตัวรับรู้เคมีแบบอื่นก็มีแนวโน้มที่จะนำมาสร้างร่วมกับวงจรรวมอีกหลายแบบ ผู้สนใจสามารถติดตามความก้าวหน้าจากเอกสาร[๕๖-๕๘] ได้

$\begin{bmatrix} i_{pH} \\ V_X \\ i_Z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix} \begin{bmatrix} V_{pH} \\ i_X \\ V_Z \end{bmatrix} \quad (5)$	
(ก) พารามิเตอร์แบบไฮบริด	(ข) แผนภาพบล็อกของวงจร[๕๖]
รูปที่ ๗ วงจรสายพานกระแสเคมี CCCII+	

๕. บทสรุป

บทความนี้ได้ทบทวนถึงพัฒนาการการออกแบบวงจรสายพานกระแสรุ่นที่สองแบบใช้ดิฟแอมป์เป็นหลัก เราได้กล่าวถึงพัฒนาการของวงจรสายพานกระแส โดยการประยุกต์ต่อยอดให้มีจุดสัญญาณออกแบบคู่และแบบหลายจุด ปรับปรุงพัฒนาให้เป็นวงจรแบบใหม่ โดยใช้เทคนิคการป้อนกลับต่าง ๆ เพื่อลดค่าความต้านทานจุดสัญญาณเข้าที่พอร์ต X รวมถึงการปรับปรุงให้วงจรมีความกว้างแถบความถี่สูงขึ้นด้วย และ เพื่อให้เข้าใจถึงพัฒนาต่อยอดสมบัติของวงจร ยังได้กล่าวถึงการขยายนิยามเป็นวงจรสายพานกระแสเคมีไว้ด้วย คาดว่าการทบทวนนี้จะเป็นประโยชน์แก่นักวิจัยในสาขาการออกแบบวงจรรวมแอนะล็อกได้ไม่มากก็น้อย.

เอกสารอ้างอิง

1. C. Toumazou, F. J. Lidgey and D. G. Haigh, *Analog IC Design: the Current Mode Approach*, London: Peter Peregrinus, 1993.
2. K. C. Smith, and A. Sedra, "The current conveyor-a new circuit building block," *IEEE Proceedings*, vol. 56, pp. 1368-1369, 1968.
3. A. Sedra, and K. C. Smith, "A second-generation current conveyor and its applications," *IEEE Transactions on Circuit Theory*, vol. CT-17, pp. 132-134, 1970.
4. B. Wilson, "Recent developments in current conveyors and current mode circuits," *IEE Proceedings*, vol. 137, pt. G, No.2, pp. 63-76, 1990.
5. F. Gohh, G .W. Roberts, and A. Sedra, "The current conveyor: history, progress and new results," *IEE Proceedings*, vol. 137, pt. G, No.2, pp. 78-87, 1990.
6. B. Wilson, "Trends in current conveyor and current-mode amplifier design," *International Journal of Electronics*, vol. 73, pp. 573-583, September 1992.
7. Wessam S. Hassanein, Inas A. Awas and Ahmed M. Soliman, "Long tail pair based positive CMOS current conveyor: a review," *Frequenz*, vol. 59, no.7-8, pp. 186-194, 2005.
8. Eva Vidal, Eduard Alarcon, and Barrie Gilbert, "Up-to-date bibliography of current-mod design," *Analog Integrated Circuits and Signal Processing*, vol. 38, pp. 245-262, 2004.
9. S. S. Rajput, and S. S. Jamuar, "Advanced applications of current conveyors: a tutorial," *Journal of Active and Passive Electronics Devices*, vol. 2, no.2, pp. 143-164, 2007.
10. A. Fabre, "Third generation current conveyor: a new helpful active element," *Electronics Letters*, vol. 31, pp. 338-339, 1995.
11. A. Piovaccari, "CMOS integrated third generation current conveyor," *Electronics Letters*, vol. 31, pp. 1228-1229, 1995.
12. Gobind Daryanani, *Principles of Active Network Synthesis and Design*, John Wiley & Son, New York, 1976.
13. Wanlop Surakampontorn, Vanchai Riewruja, Kiattisak Kumwachara, and Kobchai Dejhan, "Accurate CMOS-based current conveyors," *IEEE Transactions on Instrumentation and Measurement*, vol. 40, no.4, pp. 699-702, 1991.

14. Sitthichai Pookaiyaudom, Wallop Surakampontorn, and Teerayuth Kuhanont, "Integrable electronically variable general-resistance converter –a versatile active circuit element," *IEEE Transaction on Circuits and Systems,* vol. CAS-25, no.6, pp. 344-353, 1978.

15. Ali M. Ismael and Ahmed M. Soliman, "CMOS-CCII realization based on the differential amplifier: a review," *Frequenz,* vol. 54, no.7-8, pp. 182-187, 2000.

16. G. Di Cataldo, G. Ferri, and S. Pennisi, "Active capacitance multipliers using current conveyors, "*IEEE 1998 International Symposium on Circuits and Systems* (ISCAS'98), pp. II-343-346, 1998.

17. C. A. Karybakas and E. E. Horopanitis, "V-I scalar circuits based on CCIIs," *Electronics Letters,* vol. 34, no.4, pp. 317-318, 1998.

18. C. A. Karybakas and C. A. Papazouglou, "Low-sensitivity CCII-based biquadratic filters offering electronic frequency shifting," *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing,* vol. 46, no.4, pp. 527-539, 1999.

19. E. M. Drakakis and C. A. Karybakas, "A multiple output active filter based on current followers," *International Journal of Electronics,* vol. 86, no. 2, pp. 141-151, 1999.

20. H. Sedef and C. Acar, "Simulation of resistively terminated LC ladder filters using a new basic cell involving current conveyors," *Microelectronics Journal,* vol. 30, pp. 63-68, 1999.

21. I. M. Filanovsky, "CMOS voltage conveyor," Proc. 44th IEEE 2001 Midwest Symposium on *Circuits and Systems,* pp. 318-321, 2001.

22. Hung-Yu Wang and Ching-Ting Lee, "Versatile insensitive current-mode universal biquad implementation using current conveyors," *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing,* vol. 48, no.4, pp. 409-413, 2001.

23. Erkan Yuce and Shahram Minaei, "On the realization of simulated inductors with reduced parasitic impedance effects," *Circuits System Signal Processing,* vol. 28, pp. 451-465, 2009.

24. Erkan Yuce and Shahram Minaei, "New CCII-based versatile structure for realizing PID controller and instrumentation amplifier," *Microelectronics Journal,* vol. 41, pp. 311-316, 2010.

25. Jiun-Wei Horng, Chun-Li Hou, Chun-Ming Chang, Wei-Yuan Chiu, and Cheng-Chi Liu, "Current-mode universal biquadratic filter with five inputs and two outputs using two multi-output CCIIs," *Circuits System Signal Processing*, vol. 28, pp. 781-792, 2009.

26. Jiun-Wei Horng, "High output impedance current-mode universal biquad filter with five inputs using multi-outputs CCIIs," *Microelectronics Journal*, vol. 42, pp. 693-700, 2011.

27. Jiun-Wei Horng, Chun-Li Hou, Chun-Ming Chang, Hao Yang, and Woei-Tzer Shyu, "Higher-order immittance functions using current conveyors, "*Analog Integrated Circuit and Signal Processing*, vol. 61, pp. 205-209, 2009.

28. Wang Chunhua, Liu Haiguang, and Zhao Yan, "Universal current-mode filter with multiple inputs and one output using MOCCII and MO-CCCA," AEU International Journal of Electronics and Communications, vol. 63, pp. 448-453, 2009.

29. Wang Chunhua, Zou Deshu, Yan Jianzhuo, Shi Chen, Xu Chen, Chen Jianxin, Gao Guo, and Shen Guangdi, "A MOCCII current-mode KHN filter and its non-idea characteristic research," *IEEE 4th International Conference on ASIC*, pp. 289-292, 2001.

30. U. Cam, and H. Kuntman, "CMOS four terminal floating nullor design using a simple approach," *Microelectronics Journal*, vol. 30, pp. 1187-1194, 1999.

31. P. Pienchob, K. Kumwachara and W. Surakampontorn, "A compounded second-generation current conveyor using only NMOS transistor," *Proceeding of the 2004 ECTI Annual Conference*, pp. 405-408, May 2004.

32. Wanlop Surakampontorn, Vanchai Riewruja, and Fusak Cheevasuvit, "Integrable CMOS-based realization of current conveyor," *International Journal of Electronics*, vol. 71, no. 5, pp. 739-798, 1991.

33. Th. Laopoulos, S. Sisko, M. Bafleur, and Ph. Givelin, "CMOS current conveyor," *Electronics Letters*, vol. 28, pp. 2261-2262, 1992.

34. Ryszard Wojtyna, "CMOS current conveyor for ±3V supply operation," *Analog Integrated Circuit and Signal Processing*, vol. 7, pp. 91-101, 1995.

35. G. Palmisano, and G. Palumbo, "A simple CMOS CCII+," *International Journal Circuit Theory and Applications*, vol. 23, pp. 599-603, 1995.

36. W. Chiu, S.-I. Liu, H.-W. Tsao, and J.-J. Chen, "CMOS differential difference current conveyor and their applications," *IEE Proc. Circuits, Devices and Systems*, vol. 143, no.2, pp. 91-96, 1996.

37. Hassan O. Elwan and Ahmed M. Soliman, "Low-voltage low-power CMOS current conveyors," *IEEE Transaction on Circuits and Systems-I: Fundamental Theory and Applications,* "vol. 44, no.9, pp. 828-835, 1997.

38. Inas A. Awad and Ahmed M. Soliman, "High accuracy class AB CCII-," *AEU International Journal of Electronics and Communications,* vol. 58, pp. 237-243, 2004.

39. Wessam S. Hassanein, Inas A. Awad, and Ahmed M. Soliman, "New wide band low-power CMOS current conveyors," *Analog Integrated Circuit and Signal Processing,* vol. 40, pp. 91-97, 2004.

40. Sohrab Emami, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii, "A novel design strategy for class A CMOS second generation current conveyors," *IEICE Transaction on Fundamentals,* vol. E84-A, no.2, pp. 552-558, 2001.

41. J. Arcamone, B. Misischi, F. Serra-Graells, M. A. F. van den Boogaart, J. Brugger, F. Torres, G. Abadal, N. Barniol, and F. Perez-Murano, "Compact CMOS current conveyor for integrated NEMS resonators," *IET Circuits, Devices & Systems,* vol. 2, no.3, pp. 317-323, 2008.

42. S. Liu, H. Tsao, and J. Wu, "CCII-based continuous-time filters with reduced gain-bandwidth sensitivity," *IEE Proc. Circuits, Devices and Systems,* vol. 138, pp. 210-216, 1991.

43. A. M. Ismail and A. M. Soliman, "Wideband CMOS current conveyor," *Electronics Letters,* vol. 34, no.25, pp. 2368-2369, 1998.

44. U. Yodprasit, "High precision CMOS current conveyor," *Electronics Letters,* vol. 3 6, pp. 609-610, 2000.

45. Hassan M. Hassan and Ahmed M. Soliman, "Novel accurate wideband CMOS current conveyor," *Frequenz,* vol. 60, pp. 11-12, 2006.

46. W. Surakampontorn and P. Thitimasjshima, "Integrable electronically tunable current conveyors," *IEE Proceedings,* vol. 135, pt. G, no.2, pp. 71-77, 1988.

47. W. Surakampontorn and K. Kumwachara, "CMOS-based electronically tunable current conveyor," *Electronics Letters,* vol. 28, no.14, pp. 1316-1317, 1992.

48. A. Fabre and N. Mimeche, "Class A/AB second-generation current conveyor with

controlled current gain," *Electronics Letters*, vol. 30, no.16, pp. 1268-1269, 1994.

49. C.A. Papazoglou and C.A. Karybakas, "Noninteracting electronically tunable CCII-based current-mode biquadratic filters," *IEE Proceedings*, vol. 144, no.3, pp. 178-184, 1997.

50. C.A. Papazoglou and C.A. Karybakas, "A transformation to obtain CCII-based adjoint op.-amp.-based circuits," *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, vol. 45, no.7, pp. 894-898, 1998.

51. O. K. Sayin and H. H. Kumtman, "Design of high-order active filters employing CMOS ECCIIs," *IEEE Applications Conference on Signal Processing and Communications*, pp. 375-378, 2004.

52. Shahram Minaei, Onur Korhan Sayin, and Hakan Kuntman, "A new CMOS electronically tunable current conveyor and its application to current-mode filters," *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, vol. 53, no.7, pp. 1448-1457, 2006.

53. Shu-Xing Song, Guo-Ping Yan and Hua Cao, "A new CMOS electronically tunable current conveyor based on translinear circuits," *The 7th IEEE International Conference on ASIC*, pp.569-572, 2007.

54. C.A. Papazoglou and C.A. Karybakas, "An electronically tunable sinusoidal oscillator suitable for high frequencies operation based on a single dual-output variable-gain CCII," *Analog Integrated Circuits and Signal Processing*, vol. 23, pp. 31-44, 2000.

55. P. Bergveld, "Thirty Years of ISFETOLOGY: What happen in the past 30 years and what may happen in the next 30 years," *Sensor and Actuators B: Chemical*, vol. 88 pp. 1-20, 2003.

56. P. Pookaiyaudom, C. Toumazou and F. J. Lidgey, "The chemical current-conveyor: a new microchip biosensor," *IEEE 2008 International Symposium on Circuits and Systems* (ISCAS'2008), pp. 3166-3169, 2008.

57. P. Pookaiyaudom, F. J. Lidgey, H. Hayatleh, P. Seelanan and C. Toumazou, "Chemical current conveyor (CCCII+): system design and verification for buffer index/capacity measurement," *Sensors and Actuators B: Chemical*, vol. 147 pp. 228-233, 2010.

58. S. Thanapitak, P. Pookaiyaudom, P. Seelanan F. J. Lidgey and C. Toumazou, "Verification of ISFET response time for millisecond range ion stimulus using electronic technique," *Electronics Letters*, vol. 47, no.10, pp. 586-588, 2011.

Abstract **On the Development of Differential amplifier based Current Conveyor Circuits**

Wanlop Surakampontorn
Department of Electronics, Faculty of Engineering, King Mongkutf's Institute of Technology Ladkrabang (KMITL)

The developments of Second Generation Current Conveyors (CCII) realized by the use of a differential amplifier as circuit building block are reviewed. The modifications to offer dual and multiple outputs CCIIs and improved CCIIs from Surakampontorn et al. circuit[13] are listed and discussed. Based on feedback mechanisms, CCIIs that provide low input impedance at port X, wide bandwidth and low offset are outlined and discussed. In order to understand the performance improvement, the characteristics of the CCIIs that have been studied and compared through the use of simulation results by Hassanenin et al.[7] are given. The concept of chemical current conveyor (CCCII) is also denoted.

Key words: CMOS Analog Integrated Circuit Design, Second Generation Current Conveyor Circuits